PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-115713

(43)Date of publication of application: 16.04.1992

(51)Int.CI.

H03K 5/00

H03M 1/10

(21)Application number: 02-235193

(71)Applicant: YAMAHA CORP

(22)Date of filing:

05.09.1990

(72)Inventor: KADAKA TAKAYUKI


MOTOME MITSUHIRO HIRANO MASAZO KISHII TATSUYA MORITA KUNIAKI HOSHI JURO

(54) SYNCHRONIZING CIRCUIT

(57)Abstract:

PURPOSE: To obtain a pulse output with much less noise by interposing 2nd and 3rd transistors(TRs) turned on in response to a synchronizing pulse with a narrower pulse width than that of a data pulse in series between an output terminal and a 1st TR turned on in response to the data pulse.

CONSTITUTION: With a digital signal (P) set to '1', TR T1 is turned on and a TR T6 is turned off, a clock signal ϕb goes to '1' and then TRs T2, T3 are turned on and a TR T4 is turned off. Then the signals P, ϕb go both to '1', the TRs T1-T3 are all tuned on and an output Q goes to 0. In this case, the period when the output Q takes 0 depends on the pulse width of the signal ϕb. The noise attended with a level change is blocked by the TRs T2, T3 in the off state even when the signal (P) 12 (when the TRs T2, T3 are turned off and the TR T4 is turned on) signal ϕb and the noise does not appear at the output Q. Thus, a wave shaping output C with less noise is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Searching PAJ

Copyright (C); 1998,2003 Japan Patent Office

⑩ 公 開 特 許 公 報 (A) 平4-115713

⑤Int. CI. 5

識別記号

庁内整理番号

國公開 平成 4年(1992) 4月16日

H 03 K 5/00 H 03 M 1/10 V 7125-5 J Z 9065-5 J

審査請求 未請求 請求項の数 1 (全6頁)

公発明の名称 同期化回路

②特 願 平2-235193

②出 願 平2(1990)9月5日

孝 之 個発 明 者 香 髙 弘 個発 明 者 本 目 光 平 野 @発 明 者 雅 Ξ 井 @発 明 者 岸 達 也 個発 明 者 森 田 久仁昭 郎 個発 明 者 星 + 勿出 顖 人 ヤマハ株式会社 四代 理 人 弁理士 伊沢 敏昭

静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内

静岡県浜松市中沢町10番1号

明細・春

発明の名称 同期化回路

特許請求の範囲

- (a) データパルスに広じてオンする第1のトラン シスタと、
- (b) 互いに同一事電形式の第2及び第3のトランジスタであって、前記第1のトランジスタに該第2のトランジスタが適列接続されると共に該第2のトランジスタに該第3のトランジスタが直列接続され、該第2及び第3のトランジスタが前記データバルスの持続期間中に該データバルスと応じて共にオンするものと
- (c) 前記第3のトランジスタに接続された出力端子とをそなえ、

前記第1万至第3のトランジスタがいずれもオンすることを条件として前記第2及び第3のトランジスタのオンタイミングに同期したバルス出力

を前記出力端子から取出すようにしたことを特徴 とする同期化回路。

発明の詳細な説明

[産業上の利用分野]

この発明は、ノイズの少ないパルス波形を必要とするDA又はAD変換装置等に用いるに好適な同期化回路に関するものである。

[発明の概要]

この発明は、データバルスに応じてオンフを第1のトランジスタとデータバルスよりがバルスの はい 同期用バルス に応じて まって 共に オンフスタと 第2のトランジスタ を第2のトランジスタ に 第3のトランジスタ に 第3のトランジスタ に 出 が は 子を 接続し、 第1乃至第3のトランジスタが し 力 い 子を オンナる ことを 条件 と し で 第3 し に し た に し か ら 取 出 す よ う に し た の で ある。

[従来の技術]

従来、NANDゲートとしては、第 6 図に示すように M O S 型トランジスタを用いたものが知られている。

入力 X が "1" になると、 M : がオンになると 共に M : がオフとなり、入力 Y が "1" になる と、 M : がオンになると共に M : がオフとなる。

えられる。このようにすると、入力 X が " 0 " であるとき (M : がオフで M : がオンのとき)、入力 Y が " 0 " から " 1 " 又はその逆に変化しても、レベル変化に伴うノイズはオフ状態のトランシスタ M : により阻止されて出力 Z に現われない。従って、出力 Z としては、低ノイズのものが得られる。

しかし、この場合には、入力 Y が " 1 " (M 』 が オン)のとき入力 X が " 1 " の " 0 " の で 会 入力 X が " 1 " の に 件 い が オン)のに 件 い ず る)の に 件 い が ま か う に 出 力 振動 が 生 ず る の は と で よ う に 出 力 振動 が 生 ず る の な が る で こ と と 、 M 』 の ターン ち は で こ と と と 、 M 』 の ターン ち は で に 件 っ て ゆ ら ぐ こ と と 、 M 』 の ターン ち 音 る な が 流 れ る こ と と よ う な が れ り し て 変 位 に か た し の よ っ な に な の N A N D が に 伝 達 さ れ 、 次段 出 力 も 場 か に な る ま さ よ う に な る と な ま う に な る と な よ う に な る と な よ う に な る と な よ う に な る と と よ う に な る 。

そして、入力 X 及び Y が共に " 1 " になると、 トランジスタ M , 及び M 。 が共にオンするので、 出力が " 0 " となる。

[発明が解決しようとする課題]

第6図のNANDゲートを用いて同期化回路を構成する場合、入力Xとして例えば第3図Pに示すようなデータバルスを供給し、入力Yとして例えば第3図φ。に示すようにデータバルスよりパルス幅の狭い同期用バルスを供給すればよい。

しかしながら、このような構成では、入力 Y が " 0 " であるとき (M 。 がオフで M 。 がオンのとき) 入力 X のレベルが " 0 " から " 1 " 又はその逆に変化すると、その電位変動がゲートードレイン間容量 C : を介してドレイン側に伝達されるため、例えば第3 図 Q に破線 N : ~ N 。で示すように出力 2 にノイズが生ずる不都合がある。

このような不都合を解消するため、上記したのとは反対に入力×として第3図か。に示すような同期用バルスを供給すると共に入力×として第3図Pに示すようなバルスを供給することが考

この種の振動は、ノイズ増大を招くので好ましいものではなく、特にバルス出力のDA変換器のように高精度のバルス出力を必要とする機器にあっては誤塞要因となるので極めて具合いが悪い。

この発明の目的は、低ノイズのバルス出力が 得られる新規な同期化回路を提供することにあ る。

[課題を解決するための手段]

この発明による同期化回路は、

- (a) データバルスに応じてオンする第 1 のトラン ジスタと、
- (b) 互いに同一學電形式の第2及び第3のトランジスタであって、前記第1のトランジスタに該第2のトランジスタが直列接続されると共に該第2のトランジスタに該第3のトランジスタが直列接続され、該第2及び第3のトランジスタが前記データバルスの持続期間中に該データバルスより持続期間の短い同期用バルスに応じて共にオンするものと、

(c) 前記第3のトランジスタに接続された出力端子とをそなえ、

前記第1万至第3のトランジスタがいずれもオンすることを条件として前記第2及び第3のトランジスタのオンタイミングに同期したパルス出力を前記出力端子から取出すようにしたことを特徴とするものである。

[作用]

19

この発明の構成によれば、データバルス及び同期用パルスが共に例えば"1"になると、第1乃至第3のトランシスタがいずれもオンし、第2及び第3のトランシスタのオンタイミングに同期にパルス出力が得られる。このバルス関に対応で対応に対応させてもよい。

ところで、 同期用 バルスが " 0 " で第 2 及び 第 3 のトランジスタがオフのときデータバルスが " 0 " から " 1 " 又はその逆に変化すると、 その 電位変動が第 1 のトランジスタの出力側に伝達さ れることがある。しかし、第1のトランジスタと出力端子との間には第2及び第3のトランジスタがオフ状態で介在しているので、データバルスのレベル変化に伴うノイズは第2及び第3のトランジスタで阻止されて出力端子まで違しない。従って、出力端子からは、ノイズの少ないバルス出力が得られる。

また、データバルスが"1"で第1のトランジスタがオンのとき、同期用バルスが"1"から"0"に変化すると、出力端子に近い第3のトランジスタと出力端子から遠い第2のトランジスタと力なる。このとき、第3のトランジスタのPN接合容量を介した変位電流のバスは第2のトランジスタにより遠断される。従って、出力端子においてバルス出力には振動が生することがなくなり、一層の低ノイズ化を達成できる。

[実施例]

第1回は、この発明をリターンゼロ出力型の波 形整形回路に適用した一実施例を示すものであ

a.

Dフリップフロップ10は、ディジタル入力INをクロック信号す。に同期して取込み、送出するもので、その出力としてのディジタル信号Pは、NANDゲート12に供給され、同期用クロック信号す。に応じて波形整形される。NANDゲート12からの波形整形出力Qは、インバータ14で反転されてから出力Cとして送出される。

第2図は、第1図の回路におけるゲート・インパータ部をMOS型トランジスタで構成した一例を示すもので、この例の回路は、集積回路化するのに適している。

第 2 図において、Tı~Ts, Te はNチャンネルMOS型トランジスタ、Ta, Te, Tr はPチャンネルMOS型トランジスタである。 NANDゲート12は、一方の電位源(基準電位源)GNDと他方の電位源Vonとの間にトランジスタTa を直列接続すると共にトランジスタTa にトランジスタT。及びTe のゲート電極にはディジタル信号Pが供給されると共に、トランジスタT』〜T』のゲート電極にはクロック信号中。が供給され、出力QはトランジスタT」のドレイン側から取出されるようになっている。トランジスタT」及びT』のバックゲートは破線のように結線してもよい。

インパータ14は、電位版 G N D 及び V ooの間にトランジスタ T 。 及び T , を直列接続することにより構成されている。トランジスタ T 。 及び T ,のゲート電極には N A N D ゲート 12の出力 Q が供給され、インパータ 14の出力 C はトランジスタ T 。のドレイン側から取出されるようになっている。

ディジタル信号 P 及びクロック信号 o 。 としては、第3回に示すように互いに同期がとられ且つ信号 P より信号 o 。 のパルス幅を狭くしたものが供給される。信号 P が "1"になると、 T 。 がオフになり、 信号 o 。 が "1"になると、 T 。 がオンになると共に T 。 がオンになる。 そして、信号 P 及び o 。 が 共

に"1"になると、T1~T。がいずれもオンとなり、出力Qが第3回に示すように"0"となる。この場合、出力Qが"0"状態をとる期間の長さは、倡号ø。のパルス幅で規定される。

第2図に示したNANDゲート12にあっては、信号 が "0" であるとき(Tェ、T。オフ且つT。オンのとき)、信号 P のレベルが "0" から "1" 又はその逆に変化しても、レベル変化に伴うノイズ(第3図 Q にて破線 N; ~ N。で示すもの)は、オフ状態のT₂、T。で阻止され、出力 Q に 現われない。 従って、 被形整形出力 C としては、ノイズの少ないものを得ることができる。

また、NANDゲート12においては、信号P及びゆ。が共に"1"のとき出力Qが"0"である。この状態にて例えば信号ゆ。が第3図に示すように"1"から"0"に変化すると、TιがオンのままでTェ、T。がオフする。このとき、T・はオン、T。はオフである。従って、出力Qは、第3図に示すように"0"から"1"に立上

る。ここでは、一例としてオーバーサンプリング型 DA変換装置にこの発明の波形整形回路を応用するものとし、その応用例の構成及び動作を第4図及び第5図について説明する。

第4図において、30はマルチピットのディシタタスルカDIをオーバーリングする30かりではカカDIをオーバーシタルのディシのでははアルカカのディシタスにはサンスをピットのディシタスにはサンスを受けることにするカーバスフィルタのアナログ出力ので変換するロッカのアナログ出力のアナログ出力のアナログにある。

一点鎖線ICで取囲んだ回路部は、モノリシック又はハイブリッド形式の集積回路として構成さ

る。このときTェを設けてなければ第3図Lのように出力Qに振動が生ずるが、この発明の教示に従ってTェをT、に値列に接続してTェ、Tェを同時にターンオフさせるようにすると、Tェの遮断作用によりLのような振動発生を防止できる。

出力Qに振動が生じないから、インバータ出力 Cとしても第3図に示すように振動のない低ノイ ズのものが得られる。

なお、第2図の回路では、NANDゲート12の電源系を前段のフリップフロップ10の高ノイズ電源系から分離してインバータ14の電源系と共通にすると共に、インバータ14を複数段より低ノイズの単一段としており、これらの工夫も被形整形出力Cの低ノイズ化のために役立っている。

第1図乃至第3図に関して前述した波形整形回路は、低ノイズのパルス出力が得られるものであるから、ノイズの少ないパルス波形を必要とする回路装置、例えばオーバーサンブリング型DA変換装置、積分型AD変換装置で応用すると高精度の出力を得ることができ

れ、1 バッケージ内に配置されるもので、36 A は クロック発生器36に対して外付けされる水晶振動 子である。場合によっては、ディジタルフィルタ 30及びその関連部分(破線で囲んだ部分)も含め て集積回路化が行なわれる。

ディジタル入力 D I は、一例として各サンブル 毎に16ビット (1 ワード) のデータを含む 波形 データであり、データ送付周波数は 44.1 KHz であ る。また、システムクロック信号 o s の周波数 は、18.9 MHz であり、ディジタルフィルタ 30 から ノイズシェーバ 32へのデータ送付周波数は、通常 f s / 2 (例えば 8.45 MHz) である。

ノイズシェーバ 3 2 は、オーバーサンブリング DA変換においてオーバーサンブリング周波数を下げるために設けられたものである。ノイズシェーバ 32として 1 次又は 2 次のノイズシェーパ を用いた場合には、ノイズシェーバ出力 Bとしてバルス密度変調(ビットストリーム)出力が得られ、3 次以上のノイズシェーバを用いた場合には出力 Bとしてバルス幅変調出力が得られる。 ノイズシェーバ 32では、ディジタル 信号がビット数を下げた表現に変換されるが、このような変換によって生ずる誤差は、高い周波数領域ほど大きくなる。

ノイズシェーバ出力 B には、ディジタル処理を 受けた際のゆらぎにより理想状態に 話々のノイズ が加わっているので、出力 B を直接 L P F 38でア ナログ出力に変換するとノイズ 成分により 誤差 生ずる。そこで、ノイズシェーバ出力 B を波形整 形回路 34でシステムクロック信号 ゆ。に基づいて 波形整形してから L P F 38に供給することにより ノイズ成分による誤差を軽減している。

被形整形回路34として第1図及び第2図に示したものを用いた場合、Dフリップフロップ10からは、例えば第5図Pに示すようなデータ出力がクロック信号す。に同期して送出される。モレて、NANDゲート12では、データ出力Pとクロック信号することにより被形整形が行なわれ、ゲート12からは、第5図Qに示すようなデータ出力が送出される。ゲート12の出力

Qは、単一段のインバータ14で反転され、第5図 Cに示すようなデータ出力として送出される。こ のデータ出力 C は、前述したようにノイズが少な いものであり、回路 34の出力 C としてLPF 38に 供給され、アナログ出力 A O に変換される。従っ て、アナログ出力 A O の S / N 比は向上する。

[発明の効果]

以上のように、であるのでは、データといいのでは、データのように、この第1のトランのは、アータは ののように アータ はい で 第3のトラン ジスタの PN 技合 容量を が まるの トラン ジスタの PN 技合 容量を で は に い の の の の アース を 第2の トラン ジスタの PN 技合 容量を で は しい アース は か 得られる 効果がある。

図面の簡単な説明

第1図は、この発明を波形整形回路に適用した 一実施例を示す回路図、

第2図は、第1図の回路におけるゲート・イン バータ部の構成を示す回路図、

第3 図は、第2 図の回路の動作被形を示す回路 図、

第4図は、この発明の被形整形回路を使用する DA変換装置を示すプロック図、


第5図は、波形整形回路14の動作波形を示す波形図、

第8図は、従来のNANDゲートを示す回路図である。


10… D フリップフロップ、12… N A N D ゲート、14…インパータ、T; ~T, … M O S 型トランジスタ。

出願人 ヤマハ株式会社


代理人 弁理士 伊 沢 敏 昭




第 | 図(一実施別)




第 2 図(ゲート・インベータ部の構成)






·... .

第 5 國(回路34の動作級形)



第 6 図(従来のNANDゲート)



第 4 図(DA変換装置)